配置设计咨询答复记录 (DAAR) 的创建主要针对对当前正在进行的设计非常重要的问题，您可以对其进行选项，以纳入 Xilinx 提示通知系统。
注：更新您的 Xilinx 提示通知首选项，请访问：//m.akhomesold.com/support/myalerts。
本答复记录是 Xilinx 配置解决方案中心的一部分 （Xilinx 答复 34904）
如欲查看 UltraScale FPGA 设计咨询的综合列表，请参见下列主答复记录链接
| (Xilinx Answer 61598) | Kintex UltraScale FPGA 的设计咨询主答复记录 |
| (Xilinx 答复 61930) | Virtex UltraScale FPGA 的设计咨询主答复记录 |
UltraScale 与 UltraScale+：
| 2017 年 4 月 10 日发布的设计咨询提醒: | |
| (Xilinx 答复 68832) | 采用 Vivado 2016.4（或更早版本）进行 UltraScale FPGA、UltraScale+ FPGA 以及 Zynq UltraScale+ MPSoC eFUSE 编程的设计咨询 |
| 2016 年 12 月 19 日发布的设计咨询提醒 | |
| (Xilinx 答复 67645) | 有关 7 系列和 UltraScale 架构 FPGA 配置回退和 POST_CRC limitation 限制的设计咨询 |
| 2016 年 11 月 1 日发布的设计咨询提醒 | |
| (Xilinx 答复 68006) | Xilinx 设计工具（Vivado、SDAccel、SDSoC）2016.1 和 2016.2 write_bitstream 的设计咨询 — 多线程可能会导致配置存储器单元设置不正确 |
| 2015 年 12 月 21 日发布的设计咨询提醒
|
|
| (Xilinx 答复65792) | 有关 UltraScale RSA 认证的设计咨询 - 当使用较小的配置接口宽度时，使用 RSA 身份验证的 UltraScale 器件将使比特流身份验证失效。 |
| 2014 年 11 月 10 日发布的设计咨询提醒 | |
| (Xilinx 答复 62631) | 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败 |
如欲查看 7 系列 FPGA 设计咨询的综合列表，请参见下列主答复记录链接
| (Xilinx 答复 42944) | Virtex-7 FPGA 的设计咨询主答复记录 |
| (Xilinx 答复 42946) | Kintex-7 FPGA 的设计咨询主答复记录 |
| (Xilinx 答复 51456) | Artix-7 FPGA 的设计咨询主答复记录 |
Virtex-7 配置专用设计咨询：
| 2016 年 12 月 19 日发布的设计咨询提醒 | |
| (Xilinx 答复 67645) | 有关 7 系列和 UltraScale 架构 FPGA 配置回退和 POST_CRC limitation 限制的设计咨询 |
| 2014 年 11 月 10 日发布的设计咨询提醒 | |
| (Xilinx 答复 62631) | 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败 |
| 2012 年 11 月 5 日发布的设计咨询提醒 | |
| (Xilinx 答复 52193) | 7 系列 BPI 多重引导设计咨询 – 当出现回退时，闪存访问总是处于 BPI 异步模式 |
| 2012 年 8 月 20 日发布的设计咨询提醒 | |
| (Xilinx 答复 50906) | 生产 Kintex-7 325T、410T 和 Virtex-7 485XT 的设计咨询 — GES 与生产器件间的比特流兼容性需求 |
Kintex-7 配置专用设计咨询
| 2016 年 12 月 19 日发布的设计咨询提醒 | |
| (Xilinx 答复 67645) | 有关 7 系列和 UltraScale 架构 FPGA 配置回退和 POST_CRC limitation 限制的设计咨询 |
| 2014 年 11 月 10 日发布的设计咨询提醒 | |
| (Xilinx 答复 62631) | 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败 |
| 2013 年 4 月 3 日发布的设计咨询提醒 | |
| (Xilinx 答复 50906) | 针对生产 Kintex-7 325T、410T、420T 与 Virtex-7 485XT、690XT 的设计咨询 — GES 与生产之间的比特流兼容性要求器件：针对 7V690T 生产器件进行了更新 |
| 2012 年 11 月 5 日发布的设计咨询提醒 | |
| (Xilinx 答复 50906) | 生产 Kintex-7 325T、410T 及 Virtex-7 485XT 的更新设计咨询 — GES 与生产器件间的比特流兼容性需求；针对 14.3/2012.3 版本进行了更新 |
| 2012 年 10 月 29 日发布的设计咨询提醒 | |
| (Xilinx 答复 52193) | 7 系列 BPI 多重引导设计咨询 – 当出现回退时，闪存访问总是处于 BPI 异步模式 |
| 2012 年 10 月 22 日发布的设计咨询提醒 | |
| (Xilinx Answer 50617) | 更新了 Kintex-7与 Virtex-7 FPGA 生产 GTX 收发器设计咨询的比特流兼容性部分 |
| 设计咨询提醒（ 2011 年 10 月 17 日） | |
| (Xilinx 答复 44421) | 13.2 iMPACT 的设计咨询 - 错误的间接编程内核文件载入到 Kintex-7 中，导致潜在的设备损坏 |
Artix-7 配置专用设计咨询
| 2016 年 12 月 19 日发布的设计咨询提醒 | |
| (Xilinx 答复 67645) | 有关 7 系列和 UltraScale 架构 FPGA 配置回退和 POST_CRC limitation 限制的设计咨询 |
| 2016 年 10 月 31 日发布的设计咨询提醒: | |
| (Xilinx 答复 68006) | Xilinx 设计工具（Vivado、SDAccel、SDSoC）2016.1 和 2016.2 write_bitstream 的设计咨询 — 多线程可能会导致配置存储器单元设置不正确 |
| 2014 年 11 月 10 日发布的设计咨询提醒 | |
| (Xilinx 答复 62631) | 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败 |
| 2013 年 8 月 26 日发布的设计咨询提醒： | |
| (Xilinx 答复 57045) | Artix-7/Kintex-7 设计建议 — 在 CFGBVS 设置为 Bank 0 的 VCCO 时，Bank 14 和 15 的配置电压限制为 3.3V 或 2.5V。 |
| 2012 年 10 月 29 日发布的设计咨询提醒 | |
| (Xilinx 答复 52193) | 7 系列 BPI 多重引导设计咨询 – 当出现回退时，闪存访问总是处于 BPI 异步模式 |
如欲查看 6 系列 FPGA 设计咨询的综合列表，请参见下列主答复记录链接
| (Xilinx 答复 34565) | 有关 Virtex-6 FPGA 设计咨询的主要答复记录 |
| (Xilinx 答复 34856) | 有关 Spartan-6 FPGA 设计咨询的主要答复记录 |
Virtex-6 配置专用设计咨询
| 2012 年 8 月 13 日发布的设计咨询提醒: |
|
| (Xilinx Answer 51145) | 设计咨询 - 14.2 iMPACT - 对 Virtex-6 进行间接编程导致工具在无预警的情况下崩溃 |
| 2011 年 8 月 8 日发布的设计咨询提醒: | |
| (Xilinx Answer 42682) | Virtex-6 FPGA 的设计咨询 — 13.x iMPACT — 目标 FPGA 在 JTAG 链中不是唯一器件时，eFUSE 密钥编程错误 |
| 2011 年 7 月 11 日发布的设计咨询提醒: | |
| (Xilinx Answer 41821) | Virtex-6 FPGA 的设计咨询 — BitGen 选项 — g Next_Config_Addr：默认值修改 |
| 2011 年 7 月 6 日发布的设计咨询提醒: | |
| (Xilinx Answer 42682) | Virtex-6 FPGA 的设计咨询 — 13.x iMPACT — 目标 FPGA 在 JTAG 链中不是唯一器件时，eFUSE 密钥编程错误 |
| 2010 年 10 月 18 日发布的设计咨询提醒: | |
| (Xilinx Answer 38134) | Virtex-6 配置 — 在上电没有延迟配置之前，PROGRAM_B 引脚保持为低 |
Spartan-6 配置专用设计咨询
| 2013 年 6 月 19 日发布的设计咨询提醒 |
|
| (Xilinx Answer 56363) | Spartan-6 FPGA 设计咨询 — 如果在配置器件时引脚上出现逆变值，JTAG 边界扫描测试就可能失败。 |
| 2013 年 8 月 2 日发布的设计咨询提醒 | |
| (Xilinx Answer 55037) | Spartan-3A 和 Spartan-6 的设计咨询：在 SelectMAP 配置之后，在启用 Readback CRC 并激发 ABORT 时，Readback CRC 中可能会标记假故障 |
| 2012 年 11 月 19 日发布的设计咨询提醒: | |
| (Xilinx Answer 52716) | 有关 Spartan-6 FPGA 的设计咨询 - 配置读回（如 SEM_IP 或 POST_CRC）会产生配电网络噪声，从而影响 SelectIO 和 GTP 接口 |
| 2011 年 3 月 1 日发布的设计咨询提醒: | |
| (Xilinx Answer 40387) | Spartan-6 配置的设计咨询 — GCLK0 输入可能会在配置末端发生小故障 |
| (Xilinx 答复 40818) | Spartan-6 SelectIO 的设计咨询 — INTERM_XX 在 Spartan-6 FPGA 输入的 BitGen 中没有正确开启 |
| 2010 年 12 月 13 日发布的设计咨询提醒: | |
| (Xilinx Answer 39582) | Spartan-6 的设计咨询 — 使用 POST_CONFIG_CRC 时，INIT_B 引脚不能为用户 I/O |
| 2010 年 11 月 15 日发布的设计咨询提醒: | |
| (Xilinx Answer 38733) | Spartan-6 的设计咨询 — LX100/LX100T SMAP x16 最大 CCLK 频率降低 |
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 34904 | Xilinx Configuration Solution Center | N/A | N/A |
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 34904 | Xilinx Configuration Solution Center | N/A | N/A |
| 37249 | Xilinx Configuration Solution Center - Configuration Documentation - Older Architectures | N/A | N/A |