2. 技术支持
  3. AR# 4294: A1.4/F1.4 PAR - PAR crashes during placement on HP work stations only.
  4. AR# 42946：Kintex-7 FPGA 设计咨询主答复记录

AR# 42946

|

Kintex-7 FPGA 设计咨询主答复记录

描述

针对一般设计过程出现的重大问题创建设计咨询答复记录，精选后用于赛灵思提醒通知系统。

此设计咨询涵盖了 Kintex-7 器件及影响 Kintex-7 FPGA 设计的相关问题。

解决方案

2021 年 3 月 8 日发布的设计咨询

03/07/2021（赛灵思答复记录 76171）设计咨询：赛灵思建议用户自行为现场系统生成密钥，然后将生成的密钥提供给开发工具。[SECURITY]



2020 年 4 月 15 日发布的设计咨询提醒

2020 年 4 月 15 日（赛灵思答复记录 73541）7 系列/Virtex-6 FPGA 设计咨询：破解比特流加密。[SECURITY]

2017 年 4 月 17 日发布的设计咨询提醒

2017 年 4 月 17 日(Xilinx Answer 69034)7 系列、UltraScale 和 UltraScale+ 设计咨询，Vivado 2016.3 之前的所有版本均未包含差分 I/O 标准的飞行时间延迟。

2016 年 3 月 28 日发布的设计咨询提醒

2016 年 3 月 28 日（赛灵思答复记录 66173）Vivado 2015.4 设计咨询 - Vivado 最差负时序裕量 (Timing WNS) 提醒 - BUFR 到 BUFG 的时钟路径上缺失时序弧 (arc)，导致开发板上出现保持时间违例

2014 年 11 月 10 日发布的设计咨询提醒

2014 年 11 月 10 日（赛灵思答复记录 62631）Vivado 2014.3 设计咨询 - 针对 7 系列和 UltraScale FPGA 的编程 eFUSE 寄存器操作失败[SECURITY]

2014 年 9 月 22 日发布的设计咨询提醒

2014 年 9 月 22 日（赛灵思答复记录 61875）基于 QPLL 的 7 系列 FPGA GTX/GTH 设计的设计咨询：配置完成后最少 500ns 的时间内不能启用 QPLLPD。

2014 年 6 月 16 日发布的设计咨询提醒

2014 年 6 月 16 日（赛灵思答复记录 60845）MIG 7 系列 RLDRAM3 设计咨询 - 针对综合与实现，SIM_BYPASS_INIT_CAL 误设为“FAST”
2014 年 6 月 16 日(赛灵思答复记录 59294)GT 向导设计咨询 - CPLL 在 7 系列收发器上电时产生功率尖峰

2014 年 5 月 26 日发布的设计咨询提醒

2014 年 5 月 26 日（赛灵思答复记录 60356）7 系列 FPGA 收发器向导 v3.2 或更低版本的设计咨询 - XDC 约束必要更新
2014 年 5 月 26 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 收发器设计咨询 - 更新对应 SATA Gen 2/Gen 3 的 RXCDR_CFG 设置，PMA_RSV 更新为 6.6 Gbps

  

2014 年 1 月 20 日发布的设计咨询提醒

2014 年 1 月 20 日（赛灵思答复记录 59035）7 系列 FPGA GTX/GTH 收发器设计咨询 - QPLL 不支持 PCIe Gen1/Gen2

2013 年 11 月 25 日发布的设计咨询提醒

2013 年 11 月 25 日（赛灵思答复记录 58244）7 系列 FPGA GTX 收发器设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新
2013 年 11 月 25 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器设计咨询更新：新增对应用户指南 UG476 中有关 RX_DFE_KL_CFG2 设置的引用

2013 年 10 月 23 日发布的设计咨询提醒

2013 年 10 月 23 日（赛灵思答复记录 51554）Aurora 64B66B v8.1 或更低版本的设计咨询 - 核初始化在连续 RESET 和 PMA_INIT 输入上不一致

2013 年 9 月 16 日发布的设计咨询提醒

2013 年 9 月 16 日（赛灵思答复记录 57193）Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询 - 7 系列热阻值（Theta-JA、Theta-JB 和 Theta-JC）更新，提供更精确的值，许多值有大幅更改

2013 年 8 月 26 日发布的设计咨询提醒

2013 年 8 月 19 日(Xilinx 答复 57045)Artix-7/Kintex-7 设计咨询 - 在 CFGBVS 设置为 Bank 0 的 VCCO 时，Bank 14 和 15 的配置电压限制为 3.3V 或 2.5V。

2013 年 8 月 5 日发布的设计咨询提醒

2013 年 8 月 5 日（赛灵思答复记录 55009）7 系列 FPGA GTX/GTH/GTP 收发器设计咨询更新 - TX 同步控制器在缓存旁路模式下的相位对齐变更，包含 IP 答复记录的链接

2013 年 5 月 20 日发布的设计咨询提醒

2013 年 5 月 16 日（赛灵思答复记录 55009）7 系列 FPGA GTX/GTH/GTP 收发器设计咨询更新 - TX 同步控制器在缓存旁路模式下的相位对齐变更，包含 IP 答复记录的链接

2013 年 5 月 13 日发布的设计咨询提醒

2013 年 5 月 13 日（赛灵思答复记录 55366）7 系列 FPGA GTX/GTH/GTP 收发器设计咨询 - 收发器向导设置非最佳的 RX 端接使用模式
2013 年 5 月 13 日（赛灵思答复记录 55791）7 系列 FPGA 收发器向导设计咨询 - 向导 v2.5 版必要更新

2013 年 4 月 3 日发布的设计咨询提醒

2013 年 4 月 3 日（赛灵思答复记录 55009）7 系列 FPGA GTX/GTH/GTP 收发器设计咨询 - 缓存旁路模式下的 TX 同步控制器相位对齐变更
2013 年 4 月 3 日（赛灵思答复记录 50906）量产 Kintex-7 325T、410T、420T 和 Virtex-7 485XT、690XT 设计咨询 - GES 与量产器件之间的比特流兼容性要求：7V690T 量产器件更新

2013 年 1 月 21 日发布的设计咨询提醒

2013 年 1 月 17 日（赛灵思答复记录 53740）7 系列赛灵思 PCI Express 核设计咨询更新 - 冷温下 TXOUTCLK 上无时钟输出

2012 年 12 月 18 日发布的设计咨询提醒

2012 年 12 月 13 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器的设计咨询更新：为 SATA SSC 新增了 RXCDR_CFG 设置，并新增不使用 OOB 时的 RXELECIDLEMODE/RXBUF_RESET_ON_EIDLE 注释。

2012 年 11 月 5 日发布的设计咨询提醒

2012 年 10 月 31 日（赛灵思答复记录 50617）Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器（参考特定器件）设计咨询更新；更新比特流兼容性部分
2012 年 10 月 25 日（赛灵思答复记录 50906）量产 Kintex-7 325T、410T 和 Virtex-7 485XT 设计咨询更新 - GES 与量产器件之间的比特流兼容性要求；14.3/2012.3 版本更新

2012 年 10 月 29 日发布的设计咨询提醒

2012 年 10 月 25 日（赛灵思答复记录 52193）7 系列 BPI 多重启动设计咨询 - 当出现回退时，闪存访问总是处于 BPI 异步模式

2012 年 10 月 22 日发布的设计咨询提醒

2012 年 10 月 22 日（赛灵思答复记录 45360）在 Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器设计咨询中更新 RXCDR_CFG 值
2012 年 10 月 22 日(Xilinx Answer 50617)更新了 Kintex-7 与 Virtex-7 FPGA 量产 GTX 收发器设计咨询的比特流兼容性部分

2012 年 10 月 15 日发布的设计咨询提醒

2012 年 10 月 15 日（赛灵思答复记录 51884）Kintex-7 和 Virtex-7 GTX 量产芯片设计咨询：CDR 属性更新

2012 年 9 月 10 日发布的设计咨询提醒

2012 年 9 月 10 日（赛灵思答复记录 51580）7 系列 14.1/14.2 时序分析设计咨询 - 块 RAM (BRAM) 或 FIFO 组件的时钟到达时间不正确，无法进行 PERIOD 约束分析

答复记录已升级到设计咨询

2012 年 9 月 10 日（赛灵思答复记录 45781）7 系列 XADC 设计咨询 - 使用 XADCEnhancedLinearity BitGen 选项
2012 年 9 月 10 日（赛灵思答复记录 44971）7 系列 XADC 设计咨询 - 片上参考的精度

2012 年 8 月 20 日发布的设计咨询提醒

2012 年 8 月 17 日（赛灵思答复记录 50906）量产 Kintex-7 325T、410T 和 Virtex-7 485XT 设计咨询 - GES 与量产器件之间的比特流兼容性要求
2012 年 8 月 20 日（赛灵思答复记录 51296）设计咨询 - ISE 14.2 和 Vivado 2012.2 版本中的 7 系列封装飞行时间变更

2012 年 7 月 25 日发布的设计咨询提醒

2012 年 7 月 19 日（赛灵思答复记录 47817）Kintex-7/Virtex-7 GTX 收发器上电/下电设计咨询更新，含遵循建议顺序情况下的附加电流汲取信息、有关电流汲取持续时间的信息、同步上电信息及其它 FAQ。
2012 年 7 月 19 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 通用 ES 收发器设计咨询更新（含 RX_DFE_XYD_CFG 值）。
2012 年 7 月 19 日（赛灵思答复记录 50617）Kintex-7 和 Virtex-7 FPGA 量产 GTX 收发器设计咨询。

2012 年 7 月 2 日发布的设计咨询提醒

2012 年 6 月 28 日（赛灵思答复记录 47817）Kintex-7/Virtex-7 GTX 收发器上电设计咨询。
2012 年 6 月 28 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 收发器通用工程样品 (ES) 芯片设计咨询更新 - 更新 GTX 软件使用模式更改，包含最新 GTXE2_COMMON 使用模型更改信息。

2012 年 5 月 8 日发布的设计咨询提醒

2012 年 5 月 7 日（赛灵思答复记录 47248）Kintex-7 FPGA 设计咨询 - XC7K325T CES9937 初始工程样品 (IES) 仅在 ISE 13.4 中受支持

2012 年 3 月 26 日发布的设计咨询提醒

2012 年 3 月 22 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 收发器通用工程样品 (ES) 芯片设计咨询 - 为半速率模式更新 RXCDR_CFG 设置。

2012 年 2 月 27 日发布的设计咨询提醒

2012 年 2 月 23 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 收发器设计咨询更新 - 通用工程样品 (ES) 芯片的属性更新、问题及解决方法：包含新的 RXCDR_CFG 设置以及 GTX 软件已知问题/使用模式更改的链接。

2012 年 1 月 30 日发布的设计咨询提醒

2012 年 1 月 24 日（赛灵思答复记录 45360）Kintex-7 和 Virtex-7 FPGA GTX 收发器设计咨询 - 通用工程样品 (ES) 芯片的属性更新、问题及变通方法

2012 年 1 月 16 日发布的设计咨询提醒

2012 年 1 月 10 日（赛灵思答复记录 45633）7 系列 MIG DDR3/DDR2 设计咨询 - 针对 CKE 和 ODT 的管脚布局更新；现有 UCF 必须验证

2011 年 11 月 21 日发布的设计咨询提醒

2011 年 11 月 21 日（赛灵思答复记录 44174）有关启动后正确同步触发器和 SRL 的方法的设计咨询

2011 年 7 月 6 日发布的设计咨询提醒

2011 年 7 月 6 日（赛灵思答复记录 42615）7 系列 FPGA 收发器设计咨询 - ISE 13.2 软件中的 GTX 端口名称更改

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
46370 Xilinx 7 系列 FPGA 解决方案中心 N/A N/A
47787 有关 Kintex-7 FPGA KC705 评估套件的设计咨询主答复记录 N/A N/A

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
44174 设计咨询 - 在启动后正确同步化SRL与触发器的技巧 N/A N/A
50906 有关量产 Kintex-7 325T、410T、420T 和 Virtex-7 485XT 、690XT 、 1140XT 的设计咨询 - 通用工程样片 (GES) 和量产器件之间的比特流兼容性要求 N/A N/A
51580 有关 14.1/14.2 时序分析 7 系列的答复记录 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确 N/A N/A
45781 7 系列 XADC 的设计咨询 — 使用 XADCEnhancedLinearity BitGen 选项 N/A N/A
44971 Design Advisory for 7 Series XADC - Accuracy of On Chip Reference N/A N/A
52193 7 系列 BPI 多重引导设计咨询 – 当出现回退时，闪存访问总是处于 BPI 异步模式 N/A N/A
53740 有关 7 系列 Xilinx PCI Express 内核的设计咨询 - 在低温情况下，TXOUTCLK 上无时钟输出 N/A N/A
55791 面向 7 系列 FPGA 收发器向导的设计咨询：向导 v2.5 版所需的更新 N/A N/A
55366 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询：收发器向导设置非最佳的 RX 端接使用模式 N/A N/A
57045 Artix-7/Kintex-7 设计建议 — 在 CFGBVS 设置为 Bank 0 的 VCCO 时，Bank 14 和 15 的配置电压限制为 3.3V 或 2.5V。 N/A N/A
57193 面向 Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询：7 系列器件的热阻值（θ-JA、θ-JB 和 θ-JC）已用更加准确的值加以更新，其中许多有显著的改变。 N/A N/A
51554 面向 Aurora 64B66B v8.1 或更早版本的设计咨询 - 内核初始化在连续 RESET 和 PMA_INIT 输入上不一致 N/A N/A
58244 7 系列 FPGA GTX 收发器的设计咨询 - DFE 模式下的 RXDFEXYDEN 端口更新 N/A N/A
59035 面向 7 系列 FPGA GTX/GTH 收发器的设计咨询 - QPLL 不支持 PCIe Gen1/Gen2 N/A N/A
62631 Design Advisory for Vivado 2014.3 - Program eFUSE Registers operation failure for 7 series and UltraScale FPGAs N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
46370 Xilinx 7 系列 FPGA 解决方案中心 N/A N/A
44174 设计咨询 - 在启动后正确同步化SRL与触发器的技巧 N/A N/A
42615 Design Advisory for 7 Series FPGA Transceivers - GTX Port Name Changes in ISE 13.2 Software N/A N/A
40905 7 Series - ISE 13.x Software Known Issues related to the 7 Series FPGAs N/A N/A
45360 Kintex-7 和 Virtex-7 FPGA GTX 收发器的设计咨询 - 一般工程样品 (ES) 芯片的属性更新、问题和解决方法 N/A N/A
47817 Design Advisory for the Kintex-7 and Virtex-7 GTX Transceiver Power-up/Power-down N/A N/A
50617 有关 Kintex-7 和 Virtex-7 FPGA 量产 GTH 收发器的设计咨询。 N/A N/A
45195 MIG 7 Series - Release Notes and Known Issues for All ISE versions and Vivado 2012.4 and older tool versions N/A N/A
51296 设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变 N/A N/A
51884 面向 Kintex-7 和 Virtex-7 FPGA GTX 量产芯片 CDR 属性更新的设计咨询 N/A N/A
55009 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询：缓冲旁路模式下的 TX 同步控制器相位调整更改 N/A N/A
AR# 42946
日期 05/15/2021
状态 活跃
Type 设计咨询
器件
People Also Viewed