Virtex-6 默认 BitGen 选项 "-g Next_Config_Addr" 已更改。
自 13.2 ISE 软件起， BitGen 选项的默认值从 8-位十六进制值更改至 "None"。
如果您从 13.1 迁移到 13.2 时没有改变这个默认配置选项，会导致 JTAG 及其它接口的配置失败。
在 iMPACT 工具中，您会在边界扫描窗口中看到"Configuration Failed"，而且控制台内会出现如下提示消息：
INFO:iMPACT:2218 - Error shows in the status register, release done bit is NOT 1.
INFO:iMPACT:2219 - Status register values:
INFO:iMPACT - 0000 0000 0000 0000 0000 0000 0000 0000
在 ChipScope 分析器中，DONE 将升为高电平，但器件未进行配置，您不会看到错误信息。
不过，控制台会显示如下提示消息：
COMMAND: configure 1 "path\filename.bit" 0 import_inserter_cdcpath\filename.cdc doAuto
INFO: Found 0 Core Units in the JTAG device Chain.
INFO: If cores were expected to be found, see Answer Record 19337.
在 ChipScope 工具中，检查完配置状态后，您将看见 DONE 显示 high，但 GHIGH 显示 low。
这表明无配置数据加载。
状态将显示如下：
Bits [31 ..0]: 0000 0001 1100 0000 0111 1101 0111 1100
Bit 31:0 EFUSE_BUSY
Bit 30:0
Bit 29:0 BAD_PACKET
Bit 28:0 HSWAP_EN
Bit 27:0
Bit 26:0 BUS_WIDTH
Bit 25:0 BUS_WIDTH
Bit 24:1 FS
Bit 23:1 FS
Bit 22:1 FS
Bit 21:0
Bit 20:0 STARTUP_STATE
Bit 19:0 STARTUP_STATE
Bit 18:0 STARTUP_STATE
Bit 17:0 MON_OT_ALARM
Bit 16:0 SEC_VIOLATION
Bit 15:0 ID_ERROR
Bit 14:1 DONE
Bit 13:1 RELEASE_DONE
Bit 12:1 INIT_B
Bit 11:1 INIT_COMPLETE
Bit 10:1 MODE M2
Bit 9:0 MODE M1
Bit 8:1 MODE M0
Bit 7:0 GHIGH_B
Bit 6:1 GWE
Bit 5:1 GTS_CFG_B
Bit 4:1 EOS
Bit 3:1 DCI_MATCH
Bit 2:1 DCM_LOCK
Bit 1:0 PART_SECURED
Bit 0:0 CRC_ERROR
ISE 13.1 中的 -g next_config_addr 默认设置为 0x00000000，这会使 JTAG 开始工作，原因是未能正确插入 IPROG 命令。
BitGen 忽略指定的 8 位十六进制值。
在(Xilinx 答复 43011)中附有解释。
从 13.2 ISE 软件版本开始，Virtex-6 -g Next_Config_addr“回读配置起始地址”的默认值为 "None"。
这样的设置会因 IPROG 命令未被插入比特流而使配置不考虑 Multiboot 映像寻址就开始工作。
在 13.2 ISE 软件版本中，如果您使用早期的 12.4 或 13.1 ISE 软件的默认值 0x00000000，或者指定任意的非零地址，那么对任何接口的配置都可能失败，因为 IPROG 命令将被插入到包含这些设置的比特文件中。
注：对于现有的 Virtex-6 项目，您需要返回并手动将属性对话框设置为默认值"None"。
在 Project Navigator 中， 右击 "Generate Programming File" ，并在流程属性对话框中选择 "Configuration Options" 。
仍会针对现有设计显示错误值 0x00000000。
将该值替换为"None"。
如果此页中的其它选项都没改变，那么您可选择"Default"按钮将"回读配置起始地址"字段以及所有其它默认属性值一并自动设置为"None"。
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 34565 | 有关 Virtex-6 FPGA 设计咨询的主要答复记录 | N/A | N/A |
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 34565 | 有关 Virtex-6 FPGA 设计咨询的主要答复记录 | N/A | N/A |