AR# 61903

描述

发布该设计咨询的目的是提醒用户，xilinx.com 中 8/19/2014 之前的 ASCII 文件以及 Vivado 2014.2 版本和以前版本中的管脚信息中都包含关于 FFVC1517 封装的错误封装信息。

解决方案

以下包含错误的封装详情：

• 面向 Virtex UltraScale FFVC1517 封装的管脚文件（ASCII 文件），来自 www.xilinx.com/support/packagefiles/ultrascale-pkgs.htm 从 6/26/2014 至 8/19/2014
• Vivado 提供的管脚信息，一直到 2014.2 版本（含）

如果将该信息用于电路板布局，需要重新设计。  

以下器件采用 FFVC1517 封装，都受到严重影响：XCVU065FFVC1517，XCVU080FFVC1517，XCVU095FFVC1517。

一些严重问题（例如引脚从 VCCAUX 变成 VCCBRAM）如果不经过处理会导致电路板故障，下表用粗体字显示了这些问题。 

其它引脚变化，例如用 VCCAUX_IO 和 VCCAUX 交换，或者用 VCCINT_IO 和 VCCINT 交换，可能不影响电路板设计，因为交换的引脚通常共用相同电源。

下表列出了引脚变化：

Virtex UltraScale 封装文件：Vivado RREF/RCAL 引脚名称

除了 FFVC1517 外，从 Vivado 2014.2 提取的 Virtex UltraScale 管脚是正确的， 但 MGTRREF/MGTAVTTRCAL 引脚的命名惯例存在微小变化，即将位置后缀从之前的四个数字变为代表电源组的字母命名。

所有 ASCII 文件都已体现了这些更新内容。  

Vivado 2014.3 中的管脚将进行完整更新以匹配 ASCII 文件。  

www.xilinx.com/support/packagefiles/ultrascale-pkgs.htm中的 FFVC1517 ASCII 管脚文件包含最新的准确管脚信息。

最新的封装与管脚用户指南 UG575 v1.1 新增加了正确的 C1517 管脚信息。