2. 技术支持
  3. AR# 43570: System Generator for DSP - Why is my performance reduced when I use the user-defined output from a basic block (e.g., AddSub, Mult, CMult)?

AR# 43570

|

System Generator for DSP - 为什么我使用基本模块（如 AddSub、Mult、CMult 等）实现用户自定义输出时的性能有所下降？

描述

为什么我使用基本模块（如 AddSub、Mult、CMult 等）实现用户自定义输出时的性能有所下降？

解决方案


提供输出类型转换的数学模块必须对转换器进行流水线处理。举例来说，对于 AddSub 而言，可以通过输出类型选项卡选择“用户定义”输出方式。如果您选择这个选项，即便将时延设定为 3，也不会对转换器模块进行流水线处理。

如果要解决这一问题，应使用全精度的 Addsub 和带流水线处理功能的外部转换器模块。

如需了解其他版本的 System Generator for DSP 版本说明，敬请查看 (Xilinx 答复 29595)。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
29595 Xilinx DSP Tools, System Generator for DSP, and AccelDSP Synthesis Tool - Release Notes and Known Issues N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
17966 DSP Tools, System Generator for DSP, AccelDSP - Which versions of System Generator for DSP and AccelDSP synthesis tool are compatible with which versions of ISE design tools and MATLAB? N/A N/A
AR# 43570
日期 08/03/2012
状态 Active
Type 已知问题
Tools
People Also Viewed