2. 技术支持
  3. AR# 4116: Cable - The Parallel Cable III (JTAG Cable) will accept a 5V, 3V, or 2.5V power supply
  4. AR# 41169: MIG 7 系列解决方案中心 - 设计助手- DDR3 SDRAM - 计算效率和有效带宽

AR# 41169

|

MIG 7 系列解决方案中心 - 设计助手- DDR3 SDRAM - 计算效率和有效带宽

描述

要计算整体 SDRAM 性能，必须考虑峰值带宽和效率。近峰值带宽只在读写突发时出现。DRAM 数据总线上始终存在开销，这会降低有效数据速率。DRAM 数据总线的开销实例包括：
  • 全新 banks/rows 的激活时间
  • 同一 bank 中修改 rows 的预先充电时间
  • 写入恢复时间，修改读取访问
  • 总线回转时间，从读变为写
  • 刷新时间
  • ZQ 校正时间（仅 DDR3）
开销量根据流量模式存在很大差异。命令和地址模式的分析都很重要。就命令模式而言，将读取和写入分组能实现开销量最小化。请求读写命令交替（W-R-W-R）会导致高开销，对应于写入恢复时间和总线回转时间。同样，地址模式也会大幅影响开销。行上顺序突发的开销很小或没有开销。随机地址模式会由于激活时间和预先充电时间导致高开销。因此，仿真目标流量模式必须完成以计算效率。

要将任何开销适当整合到整体 SDRAM 性能中，应通过以下方法计算效率和有效带宽：
  • 效率（%） = 发送数据的时钟周期数量 / 时钟周期的总数量
  • 有效带宽 = 峰值带宽 * 效率

注： 有的用户会设置不同的读写效率目标。读写效率可分别进行计算。

注: 本答复记录是 Xilinx MIG 解决方案中心的一部分 (Xilinx 答复 34243) Xilinx MIG 解决方案中心可用于解决与 MIG 相关的所有问题。无论您是要使用 MIG 来进行新设计还是要解决问题，请使用 MIG 解决方案中心来指导您获取相应的信息。

解决方案

如欲计算效率，请用目标流量模式驱动 MIG 设计的用户界面进行仿真，并计算 DDR 总线上数据传输的时钟周期数量和时钟周期的总数量：

  1. 等待 init_calib_complete 进行断言
  2. 查找与目标流量模式相关的第一个 Activate 命令
  3. 开始计算 CK 时钟周期–cycle_count
  4. 分别计算读写数据时传输的 CK 时钟周期–command_count
  5. 用仿真找到的数量计算效率和以上单位方程式的有效带宽（效率 = command_count/cycle_count）

如欲了解再排序控制器的详情和可能提高流量效率的修改方式，敬请参见：（Xilinx 答复 36719）

更多详情
（Xilinx 答复 41054） MIG 7 系列 DDR3/DDR2 –存储器控制器如何发送带 Auto-Precharge 请求的读写到 PHY？

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
34243 Xilinx Memory Interface Solution Center N/A N/A
51705 MIG 7 Series Solution Center - Design Assistant - Performance N/A N/A

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
41054 MIG 7 Series DDR3/DDR2 - How does the memory controller send a Read/Write with Auto-Precharge request to the PHY? N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
36719 MIG 7 Series and Virtex-6 DDR2/DDR3 Solution Center - Design Assistant - Memory controller efficiency and possible improvements N/A N/A
AR# 41169
日期 03/04/2013
状态 Active
Type 解决方案中心
器件
IP
People Also Viewed