2. 技术支持
  3. AR# 3868: M1.4 Map - FATAL_ERROR:baspm:baspmdevkey.c - Unable to load file or override file "mapl2ppins.acd"
  4. AR# 38683: Design Advisory for Virtex-6 Broadcast Connectivity Kit - ML605 Board BOM change causes SDI demos issues

AR# 38683

|

Virtex-6 广播连接功能套件的设计咨询 - ML605 板物料清单更改会导致 SDI 演示问题

描述

当我运行 Virtex-6 广播连接功能套件目标参考设计（来自 XAPP1075）时，遇到了以下问题：
  • Quad SDI TX/RX 演示出现 CRC 错误
  • 在从 ChipScope 软件进行切换控制时，TX 速率/1.001 似乎没有任何影响。
  • 在 SDI 模式 0 (HD-SDI) 和 SDI 模式 2 (3G-SDI) 下运行时，系统报告出现 RX CRC 错误

当我在使用 ES 芯片的广播连接功能套件上运行相同的参考设计时，未看到这些 CRC 错误，只看到在使用生产芯片的套件上出现 CRC 错误。

这是什么问题，该如何解决？

解决方案


目前已推出更新设计。

问题：

ML605 生产芯板上的广播连接功能套件目标参考设计存在已知问题。 有关如何检查您是否具有 ML605 生产芯板的说明，请参阅 （Xilinx 问答 37579）。 

如果您有生产芯片，那么可以适用以下信息：

板载 ES 芯片的 ML605 开发板 的 System ACE 时钟运行频率为 32.000 MHz。 由于物料清单的变化，板载生产芯片的 ML605 开发板的 System ACE 时钟目前的运行频率为 33.000 MHz。 因此，板载生产芯片的 ML605 开发板会发现比特率检测器因时钟频率的差异而强制 CDR 重置，并且 CDR 将尝试重新获取造成 RX CRC 错误的锁定。

此外，当比特率检测单元使用的参考时钟速率比预期的快时，它始终会报告 RXRECCLK 运行速度缓慢。因此，接收到的比特率将始终报告为 /1.001。

已对上述提供的设计进行了修复：

此问题的解决方法 是为 SDI 演示 更改参考时钟源。 已使用由 FMC 卡生成的 27 MHz 时钟（而不是 System ACE 时钟）重新生成了演示文件。 并在使用 C（生产）和 CES (ES) 芯片的 ML605 板上对这些文件进行了测试。 更新设计 将会正常运行，而不会在 HD-SDI 和 3G-SDI 模式下出现问题。 已在 Virtex-6 广播连接功能套件页面上重新生成并更新了参考设计文件： 
//m.akhomesold.com/support/documentation/virtex-6_broadcast_connectivity_kit.htm

在运行 Virtex-6 广播连接功能套件目标参考设计时，请确保您从该套件页面下载最新版的参考设计。

请注意，广播连接功能套件的 SDI 演示存在问题，是由 ML605 材料构成发生变化而造成的。 在自己的硬件上使用 SDI 内核的客户将不受此问题的影响。
AR# 38683
日期 08/16/2011
状态 Active
Type 设计咨询
People Also Viewed