2. IP 核
  3. 10G UDP Offload Engine IP core (UDP10G-IP)

10G UDP Offload Engine IP core (UDP10G-IP)

要求信息

产品描述

UDP Offloading Engine IP core is a pure hardware logic solution implemented without CPU. UDP10G-IP is suitable for high performance data tranmission or broadcasting over network. This IP product includes reference design. It helps you to reduce development time and cost.

主要特性与优势

  • All hardware logic to achieve CPU-less system
  • Support IPv4 protocol
  • Support one port connection
  • Transmit/Receive buffer size, programmable on HDL for optimized resource
  • Simple data interface by standard FIFO interface & Simple control interface by standard register interface
  • Multicast/broadcast Tx feature customization
  • Reference design is included in IP core product

特色技术文档

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证？ 片 LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2019.1 Y 433 2220 34 0 0 0 156
VIRTEX-7X Family XC7VX485T -2 Vivado 2019.1 Y 796 2170 36 0 0 0 156
KINTEX-7 Family XC7K325T -2 Vivado 2019.1 Y 782 2170 36 0 0 0 156
Zynq-7000 Family XC7Z045 -2 Vivado 2019.1 Y 798 2177 36 0 0 0 156
KINTEX-U Family XCKU040 -2 Vivado 2019.1 Y 433 2223 34 0 0 0 156

IP 质量指标

综合信息

数据创建日期 Apr 12, 2023
当前 IP 修订号 1.5
当前修订日期已发布 Aug 09, 2019
第一版发布日期 Aug 15, 2017

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 4
可否提供参考？ Y

交付内容

可供购买的 IP 格式 Netlist
源代码格式 VHDL
是否包含高级模型？ N
提供集成测试台 N
是否提供代码覆盖率报告？ N
是否提供功能覆盖率报告？ N
是否提供 UCF？ N
商业评估板是否可用？ Y
评估板所用的 FPGA Zynq UltraScale+ MPSoC
是否提供软件驱动程序？ N/A
驱动程序的操作系统支持 NA

实现方案

代码是否针对 Xilinx 进行优化？ N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Xilinx XST
是否执行静态时序分析？ N
AXI 接口 AXI4
是否包含 IP-XACT 元数据？ N

验证

是否有可用的文档验证计划？ No
测试方法 None
断言 N
收集的覆盖指标 None
是否执行时序验证？ N
可用的时序验证报告 N
所支持的仿真器 Xilinx lSim

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 KC705, VC707, ZC706,KCU105, ZCU102
已通过的行业标准合规测试 N
是否提供测试结果？ N