套件为 Virtex-7 XC7VH580T-G2HCG1155E FPGA 上的 GTH 和 GTZ 收发器进行特性描述和评估提供了硬件环境;同时允许通过 Vivado® design suite 来评估集成式误码率测试器 (IBERT) 演示。 每个 GTH 与 GTZ Quad 及其相关参考时钟均从 FPGA 路由至 SMA 及 Samtec BullsEye 连接器。 用户可以使用带有 BullsEye 连接器以及 SMA- 标准连接器的电缆来连接各种评估平台,从背板与光学评估板到高速测试设备不一而足。每个 BullsEye 连接器都会处理一个完整的 GTH 或 GTZ Quad、4 个发送/接收对,从而实现以最灵活的方式来测试定制应用。了解更多信息,查看套件所含配件。
符合 ROHS 规范的套件,包含 XC7VH580T-G2HCG1155E FPGA
逻辑单元 | 580,480 |
---|---|
DSP Slice | 1,680 |
内存 (Kb) | 33,840 |
GTY 13.1 Gb/s 收发器 | 48 |
I/0 引脚 | 600 |
包含 VC7222 特性描述电路板
通信与网络
时钟技术
显示
扩展连接器
配置
存储器
控制 & I/O
功耗
符合 ROHS 规范的套件,包含 XC7VH580T-G2HCG1155E FPGA
逻辑单元 | 580,480 |
---|---|
DSP Slice | 1,680 |
内存 (Kb) | 33,840 |
GTY 13.1 Gb/s 收发器 | 48 |
I/0 引脚 | 600 |
包含 Virtex-7 XC7VH580T-G2HCG1155E FPGA
Virtex-7 XC7VH580T FPGA 节点锁定 & 器件锁定,包含 1 年更新及技术支持
Xilinx FPGA 特性描述套件的 BullsEye 电缆
名称 | 描述 | 许可证类型 |
---|---|---|
Vivado Design Suite Design Edition | Xilinx Vivado® Design Suite 是一款以 IP 核及系统为中心的设计环境,这一全新构建的环境具有革新意义,能够显著加速 FPGA 和 SoC 系列器件的设计效率。 | Virtex-7 XC7VH580T-G2HCG1155E FPGA 节点锁定 & 器件锁定,包含 1 年更新及技术支持 |