2. サポート
  3. デザイン ハブ
  4. Vivado - パーシャル リコンフィギュレーション

Vivado デザイン ハブ - Dynamic Function eXchange

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

概要 (英語)日本語
 Dynamic Function eXchange Home Page Dynamic Function eXchange ホーム ページ
 Vivado Design Suite User Guide: Dynamic Function eXchange Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange
 Vivado Design Suite Tutorial: Dynamic Function eXchange Vivado Design Suite チュートリアル: Dynamic Function eXchange
キー コンセプト (英語)日本語
 What Does Dynamic Function eXchange Software Flow Look Like? Dynamic Function eXchange ソフトウェア フローについて教えてください。
 Can I Use the Vivado IDE in Project Mode for Dynamic Function eXchange? Vivado IDE で Dynamic Function eXchange を実行するときにプロジェクト モードを使用できますか。
 How Do I Program the Full and Partial BIT files? フルまたはパーシャル BIT ファイルをプログラムする方法を教えてください。
 What Are the Key Design Considerations for Dynamic Function eXchange with 7 Series Devices? 7 シリーズ デバイスで Dynamic Function eXchange を実行する際のデザインでの主な考慮事項について教えてください。
 What Are the Key Design Considerations for Dynamic Function eXchange with UltraScale and UltraScale+ Devices? UltraScale および UltraScale+ デバイスでの Dynamic Function eXchange で主なデザイン考慮事項を教えてください。
 How Do I Floorplan My Reconfigurable Modules? リコンフィギャラブル モジュールのフロアプラン方法を教えてください。
 Can I Use Project Flow for Dynamic Function eXchange? Dynamic Function eXchange でプロジェクト フローを使用できますか。
 When Do I Need to Use a Clearing BIT file for UltraScale Devices? いつ UltraScale デバイス用の BIT ファイルをクリアする必要がありますか。
よくある質問 (FAQ) (英語)日本語
 Can I Use Vivado Debug Cores in a Dynamic Function eXchange Design? Dynamic Function eXchange デザインで Vivado デバッグ コアを使用できますか。
 How do I debug Partial Reconfiguration designs? パーシャル リコンフィギュレーション デザインのデバッグ方法
 How Do I Use the SNAPPING_MODE Property? パーシャル リコンフィギュレーションの SNAPPING_MODE プロパティの使用方法
 How Do I Load a Bitstream Across the PCI Express Link in UltraScale Devices for Tandem PCIe and Partial Reconfiguration Tandem PCIe またはパーシャル リコンフィギュレーションで PCI Express リンクを介してビットストリームを読み込む方法を教えてください。
 How Do I Manually Control the Placement of the PartPins? PartPin の配置を手動で制御する方法
 How Do I Update BRAM with ELF file for Partial Reconfiguration when MicroBlaze is Inside of the Reconfigurable Module? MicroBlaze がリコンフィギャラブル モジュール内にある場合、パーシャル リコンフィギュレーション (PR) のため、ELF ファイルを使用してブロック RAM をアップデートするにはどうしたらよいでしょうか。

Dynamic Function eXchange リソース

ビデオ (英語)デザイン ファイル日本語
 Dynamic Function eXchange Training Series: Floorplanning  ザイリンクス Dynamic Function eXchange トレーニング シリーズ: フロアプラン
 Dynamic Function eXchange Training Series: Advanced Floorplanning  ザイリンクス Dynamic Function eXchange トレーニング シリーズ: アドバンス フロアプラン
 Partial Reconfiguration for UltraScale+  UltraScale+でのパーシャル リコンフィギュレーション
 Partial Reconfiguration for UltraScale  UltraScale でのパーシャル リコンフィギュレーション
 Partial Reconfiguration in Vivado (7 Series)  Vivado でのパーシャル リコンフィギュレーション
Dynamic Function eXchange IP (英語)デザイン ファイル日本語
 Dynamic Function eXchange Controller Product Page  Dynamic Function eXchange Controller 製品ページ
 Dynamic Function eXchange Decoupler Product Page  Dynamic Function eXchange Decoupler 製品ページ
 Dynamic Function eXchange AXI Shutdown Manager Product Page  Dynamic Function eXchange AXI Shutdown Manager 製品ページ
 Dynamic Function eXchange Bitstream Monitor Product Page  Dynamic Function eXchange Bitstream Monitor 製品ページ
アプリケーション ノート (英語)デザイン ファイル日本語
 Fast Partial Reconfiguration Over PCI Expressデザイン ファイル  PCI Express を使用した高速パーシャル リコンフィギュレーション
 Loading Partial Bitstreams using TFTPデザイン ファイル  TFTP を使用したパーシャル ビットストリームのロード
 Partial Reconfiguration of a Hardware Accelerator with Vivadoデザイン ファイル Zynq-7000 SoC プロセッサにおける Vivado Design Suite を使用したハードウェア アクセラレータのパーシャル リコンフィギュレーション
 Demonstration of Soft Error Mitigation IP and Partial Reconfiguration Capability on Monolithic Devicesデザイン ファイル モノリシック デバイスでの Soft Error Mitigation IP およびパーシャル リコンフィギュレーションのデモ
 Local Partial Reconfiguration Using Embedded Processing for 3D ICsデザイン ファイル 3D IC 用のエンベデッド プロセッシングを使用したローカル パーシャル リコンフィギュレーション
 MMCM and PLL Dynamic Reconfigurationデザイン ファイル MMCM および PLL のダイナミック リコンフィギュレーション
ホワイト ペーパー (英語)デザイン ファイル日本語
 Partial Reconfiguration of Xilinx FPGAs Using ISE Design Suite  ISE Design Suite を使用したザイリンクス FPGA のパーシャル リコンフィギュレーション
 Flexible Waveform Processing with the Xilinx Zynq-7000 Extensible Processing Platform  

重要なラーニング資料

ソフトウェア ユーザー ガイド (英語)日本語
 Vivado Design Suite User Guide: Using Tcl Scripting Vivado Design Suite ユーザー ガイド: Tcl スクリプト機能の使用
 Vivado Design Suite User Guide: I/O and Clock Planning Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング
 Vivado Design Suite User Guide: Synthesis Vivado Design Suite ユーザー ガイド: 合成
 Vivado Design Suite User Guide: Implementation Vivado Design Suite ユーザー ガイド: インプリメンテーション
 Vivado Design Suite User Guide: Design Analysis and Closure Techniques Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック
 Vivado Design Suite User Guide: Programming and Debugging Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ
7 シリーズ ユーザー ガイド (英語)日本語
 7 Series FPGAs Packaging and Pinout Product Specification 7 シリーズ FPGA パッケージおよびピン配置: 製品仕様
 7 Series FPGAs Clocking Resources User Guide 7 シリーズ FPGA クロッキング リソース ユーザー ガイド
 7 Series FPGAs GTX/GTH Transceivers User Guide 7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド
 7 Series FPGAs Configuration User Guide 7 シリーズ FPGA コンフィギュレーション ユーザー ガイド
リファレンス ガイド (英語)日本語
 Vivado Design Suite Tcl Command Reference Guide Vivado Design Suite Tcl コマンド リファレンス ガイド
 Vivado Design Suite Quick Reference Guide Vivado Design Suite クイック リファレンス ガイド
トレーニング (英語のみ)日本語
 ザイリンクス パーシャル リコンフィギュレーションのツールおよびテクニック 

Vivado デザイン ハブ

詳細 概略

メモリ インターフェイス ハブ

エンベデッド デザイン ハブ