

Versal Premium ACAP: 在灵活应变的平台上突破性 集成功耗优化的网络 IP

Versal™ Premium ACAP 能够以最小功耗和占板面积在灵活应变的平台上实现突破性异构集成，以及超高性能计算、连接与安全功能。

概要

全球所有市场对城域网和核心网的带宽需求都在持续增长，已超越当今技术的支持能力。以数据中心为核心的科研、企业和消费应用则需要效率更高、性能更强的计算，而这也超出了传统技术所能企及的水平。分立式解决方案无法满足性能、散热和带宽需求。

Versal™ Premium ACAP 能够以最小功耗和占板面积在灵活应变的平台上实现突破性异构集成，以及超高性能计算、连接与安全功能。这款高度集成的平台使用户可以专注于其独特的核心竞争力及新颖算法，不必分散精力设计连接和存储器基础设施，从而以最快速度将产品投放市场。

本白皮书将介绍 Versal Premium ACAP 的独有特性，对一些精心挑选的用例进行回顾，并概述这种集成软硬件平台为软硬件开发者和数据科学家带来的优势。

介绍

随时在线、AI 无处不在、按需应变的市场趋势

全球所有市场对城域网和核心网的带宽需求都在持续增长，已超越当今技术的支持能力。这种对更高效、更普及计算的需求已经超出了 CPU 和 GPU 技术所能企及的水平。

这种带宽需求背后的推动力包括通用网络上视频流服务的爆炸性增长、消费者普遍采用大量随时在线的个人物联网设备，以及云服务的持续发展。此外，随着 5G 的推出，每台连接设备的端点带宽预计将增加一个数量级，并且连接设备的数量预计将增至目前在用的无线设备数量的百倍。这种移动带宽的大规模增长要求在空间提升有限的前提下，显著增加回程网、城域网和核心网的容量。

图 1 显示了由 5G 推动的网络核心基础设施投资预测。




图 1: 5G 无线部署推动有线基础设施达到带宽约束

如今的交换架构通常可在单个 1RU 机箱内实现 12.8Tb/s 的容量，这需要使用 32x400G OSFP 或 QSFP-DD 前面板端口。相同尺寸下，新一代交换容量预计将增至 25.6Tb/s。为了让已经拥挤不堪的前面板支持更大容量，就需要以相同的 OSFP 和 QSFP-DD 尺寸实现每模块 800Gb/s 的承载能力。由于光学模块的电气侧可支持 8 条串行链路，因此，新一代光学模块的每条串行链路将至少需要实现 100Gb/s 的承载能力，这将促使系统提供商采用全新 SerDes 技术。

以数据中心为核心的科研、企业和消费者服务呈现出爆发增长态势，带动了市场对更高效、更普及的计算的需求，而这也超越了传统架构的支持能力。传统处理架构采用分立式处理、连接和加速 IC，功耗过大且无法提供足够低的时延，难以满足消费者期望。

由于核心通信设备和计算基础设施的开发需要数年时间，因此，系统厂商需要立即着手设计新一代系统。

系统设计挑战

在设计新一代带宽最高、最安全的网络与计算基础设施时，系统设计人员面临着众多挑战。其中三大挑战包括：

- 在散热和空间受限环境中对更高带宽网络的无止境需求
- 对可扩展、高度集成的 IC、处理和存储的需求（可提供低时延以满足消费者的用户体验）
- 以最快速度投放市场从而赢得主体市场份额的需求

为了让极高带宽应用能够以最快的速度投放市场，系统设计人员必须考虑为新兴接口标准提供支持。这类新兴标准包括 800GE、400G ZR、灵活以太网 (FlexE) 和 112G 直连铜缆等。由于标准在审批通过后仍可能会发生改变，因此，开发自适应解决方案至关重要，否则会面临重大的高耗时硬件重设计风险，导致丢失抢占市场份额的机遇。


数据中心和电信设备所面临的功耗和散热问题难以利用当前技术解决，因此，存储、处理、系统控制器、高速网络接口和加速器等大量功能通常都实现在分立 IC 中，而这会加剧复杂性、提高功耗。此外，设计人员还需要克服占板空间、功耗和散热约束等众多难题。

对于数据中心和机器学习 (ML) 加速应用来说，由硬件执行的算法和任务变化非常频繁，特别是在敏捷开发环境中，这就会产生频繁（以无法接受的频次）更换硬件的风险。此外，数据中心和 ML 应用承担着多种类型的工作负载。因此，将相同的加速器硬件用于数据中心和 ML 应用中的多元化工作负载势在必行，否则数据中心将被迫开发多种类型的加速器模块。这种低效工作会对研发资源的配置造成不利影响，并产生互不关联的加速解决方案，不仅难以支持和维护，还会增大采购开销和运营成本 (OPEX)。

传统的分立硬件实现方案增大了系统复杂性、功耗预算、空间预算、BOM 组件数和成本。这种复杂性增加了研发时间，进而拖慢了高带宽、高计算密度的安全应用的上市进程。

Versal Premium ACAP

7nm Versal Premium ACAP 是一款高度集成的软硬件平台，以 Versal AI Core 和 Versal Prime 系列提供的架构元素为基础构建而成，包括新一代灵活应变的硬件（可编程逻辑）、智能引擎 (DSP)、标量引擎 (Arm® CPU 和 RPU)、片上可编程网络 (NoC)、外部存储器控制器以及多种类型的外设接口与 I/O。Versal Premium 系列的独到之处包括 112Gb/s PAM4 收发器、高可靠以太网和 Interlaken 连接、高速加密 (HSC) 引擎、内置 DMA 且支持 CCIX 和 CXL 的 PCIe® Gen5 等集成块。参见图 2。



WP519_02_030920

图 2: Versal Premium ACAP 原理图

Versal Premium 系列的主要优值参见表 1。


表 1: 主要优值

特性	资源	单元	值
自适应引擎	系统逻辑单元	# (K)	7,352
	自适应引擎峰值性能 - INT1	TOP	3514
	NoC 截面带宽	Tb/s	2.5
存储器	片上 SRAM 总带宽	Tb/s	982
	DDR4 存储器带宽	Gb/s	102.4
	LPDDR4 存储器带宽	Gb/s	136.5
智能引擎	DSP 引擎峰值性能 - INT8	TOPs	99.0
	DSP 引擎峰值性能 - FP32	TFLOPs	23.1
I/O	收发器带宽	Tb/s	9.04
连接吞吐量	Interlaken 吞吐量	Gb/s	1800
	以太网吞吐量	Gb/s	5000
	加密 (AES-256) 吞吐量	Gb/s	1600
连接端口	50G 以太网端口	#	16
	100G 以太网端口	#	50
	200G 以太网端口	#	21
	400G 以太网端口	#	7
	PCIe Gen5 端口	#	10

Versal Premium ACAP 的独有特性

GTM 收发器 (112Gb/s PAM4)

Versal ACAP 的 GTM 收发器从 16nm Virtex® UltraScale+™ FPGA 的 PAM4 收发器发展而来，目标是提高线路速率，达到下一节点的 112Gb/s。发送器为 4 抽头驱动器：1 个主驱动器、1 个预加重抽头、2 个后加重抽头。接收器是一种基于 ADC 的设计，即在通过模拟 AGC 和 CTLE 阶段后对数据进行采样，接着通过集成的 DSP 引擎完成均衡的其余部分。该 DSP 引擎已经过专门改进，提供 1 个决策反馈均衡 (DFE) 抽头和 31 个前馈均衡 (FFE) 抽头。在前一代 GTM 收发器的抽头基础上增加抽头，有助于克服细微的通道缺陷，这种缺陷有可能在这样的高速率下损坏数据。在使用 PAM4 以最高速率传递信号的同时，GTM 收发器也能使用 NRZ 以半速率传递信号。与内部分频器结合使用，GTM 收发器能够支持 10G 的 NRZ 速率、25G 的 NRZ 和 PAM4 速率、50G 的 NRZ 和 PAM4 速率以及 112G 的 PAM4 速率。



WP519_03_022520

图 3: GTM 收发器 (112G PAM4 SerDes) 原理图

GTYP 收发器 (32.75G NRZ)

此外，Versal Premium ACAP 还包含从 16nm Virtex UltraScale+ GTY 收发器发展而来的 GTYP 收发器 (32.75G NRZ)。Versal 平台的 GTYP 收发器支持 PCIe Gen5 并已经通过调试，可满足要求严苛的 PCIe Gen5 电气规格。与此同时还能够支持逾100种其他协议。这样一来，同样的 GTYP 收发器既能用于以 256Gb/s 速率推送数据的 Gen5x8 IC，也能用于使用全部 15 个 DFE 抽头的 25G-LR 以太网连接，还能用于运行在 1.5Gb/s 速率下的 SATA Gen1 连接。每个 GTYP 收发器有 5 个 PLL，每个 PLL 有 1 个分数 N 反馈分频器。它能让这些完全不同的协议都使用相同的参考时钟。




图 4: GTYP 收发器 (32.75G NRZ) 原理图

高度集成、可编程、灵活连接 - 600G 以太网、PCIe Gen5 和 600G Interlaken


Versal Premium ACAP 集成了通信、数据中心、测试测量应用所需的最关键连接特性。集成连接特性包括 600Gb/s 以太网 MAC 和 PCS、带有 FEC 的 600G Interlaken、多速率 100Gb/s 以太网 MAC 和 PCS 以及 PCIe Gen5。这些集成连接特性在 Versal Premium 系列中能够以多种比例进行组合。纳入硬化连接硬核能够大幅改善实现标准化接口所需的逻辑架构和功耗。这样用户就能够在尺寸更小、功耗更低的器件中实现高带宽连接。

集成连接硬核能够针对多种配置进行编程，从而适应多种应用。这些硬核拥有精细粒度的灵活性，能够绕过以太网处理器和 Interlaken 处理器内的子模块。用户可以在硬核内的各点上插入自己的代码。

600Gb/s 通道化多速率集成以太网子系统

为了支持最新的标准化接口与新兴的高速联网接口，Versal Premium ACAP 的每个集成 600G 以太网 MAC/PCS 子系统 (DCMAC) 可提供高达 600G 的通道化以太网带宽，且该带宽通过配置可运行在如下所示的各种速率下。DCMAC 实现了时间片 MAC 块，该块可支持多达 40 个数据处理与数据统计通道。此外，

该模块也可实现 KP4 和 KR4 前向纠错 (FEC) 块，能够对传输过程中发生的错误进行远程纠错。与此同时，还可支持 FlexE v2.0 标准并提供亚纳秒级精度的时间戳。参见图 5。



WP519_05_022520


图 5：DCMAC - 600G 通道化多速率以太网集成子系统原理图

DCMAC 是一种功能强大的集成块，提供下列关键特性：

- 多重配置
 - 1 x 400GE
 - 3 x 200GE
 - 6 x 100GE
- 时间片 600GE MAC 块
 - 支持 40 个数据处理与数据统计通道
- 集成 FEC
 - 可选集成 RS-FEC (KP4/KR4)
 - 面向 OTN 的 FlexO FEC
 - 可选“纯 FEC”模式
- 以 Shim 路径支持 FlexE，实现未来兼容
- IEEE Std 1588 时间戳：亚纳秒级精度

集成 600Gb/s Interlaken 高速芯片间接口

为了支持 FPGA、ACAP、ASIC 和 ASSP 间最先进的高速数据传输，Versal Premium 器件集成了多个 600Gb/s Interlaken 接口。这些 IP 硬核使用内置流控制为通道化接口提供支持。Versal Premium 平台的 GTM (112G PAM4) 和 GTYP (32.75G NRZ) 收发器可支持 PCB 层、背板层和线缆 PHY 层。参见图 6。



WP519_06_022520

图 6: 配备 FEC 的集成 600G Interlaken 原理图

下面是其特性总结。

- 收发器拥有高达 600G 的通道化带宽和自适应速率，包括：
 - 12 x 56.42G
 - 24 x 28.21G
 - 24 x 12.5G
 - 其他速率与宽度可编程
- 灵活的 AXI-S 用户接口：2048b 至 512b 数据宽度可配置
- 可选集成 RS-FEC
 - 100G/50G RS-FEC (KP4)
 - “纯 FEC”模式
- 所有配置下的通道停用

配备 PCIe Gen5 的集成块

Versal Premium ACAP 内置两种用于 PCIe 的集成块：


- 配备 Compute Express Link (CXL) 的 PCIe Gen5 (PL PCIE5)(1)
- 内置 DMA 且支持 CCIX 的 PCIe Gen5 (CPM5)

将这些集成块与全新的 GTYP 收发器结合使用，能够支持 2.5GT/s 每通道 (Gen1)、5GT/s 每通道 (Gen2)、8GT/s 每通道 (Gen3)、16GT/s 每通道 (Gen4) 直至 32GT/s 每通道（常称为Gen5）多种速率。

CPM5 块内置两个针对 PCIe 设计的控制器子块，每个子块集成一个基于队列的直接存储器访问 (QDMA) 控制器。每个控制器都能独立定制，并且能够直接连接到 NoC 和自适应硬件的可编程逻辑架构。此外，CPM5 还提供可支持加速器缓存一致性互联 (CCIX) 设计的子块。每个子块与具备 CCIX 能力的处理器配合使用，能帮助计算加速应用实现缓存一致性加速。CPM5 块可访问 16 个 GTYP 收发器。

CPM5 可支持的最大链路宽度配置是 2*Gen5x8 或 Gen4x16。这些链路能与符合 PCI Express 基本规范任何修订版的设备进行互操作。在之前架构对端点和根端口支持的基础之上，Versal 架构在 CPM 中新增对交换应用和桥接应用的支持。CPM5 原理图参见图 7。


1. 通过软硬 IP 组合实现 CXL。



WP519_07_030420

图 7: 内置 DMA 且支持 CCIX 的 CPM5 PCIe 原理图

PL PCIE5 是对部署在 Versal AI Core ACAP 和 Versal Prime ACAP 内的 PL PCIE4 的强化，进而提供协议升级版本。与 CPM5 类似，PL PCIE5 块也需要配合 GTYP 收发器使用，可支持各种数据速率。PL PCIE5 可支持的最大链路宽度配置包括 Gen5x4、Gen4x8 和 Gen3x16。这些链路能与符合 PCI Express 基本规范任何修订版的设备进行互操作。在之前架构对端点和根端口支持的基础之上，Versal 架构在 CPM 中新增对交换应用和桥接应用的支持。PL PCIE5 原理图参见图 8。




WP519_08_030420

图 8: PL PCIe5 原理图

高速加密 (HSC) 引擎

Versal Premium ACAP 中的每个高速加密 (HSC) 引擎均采用 AES-GCM-256/128 引擎，可在多达 40 条通道上提供高达 400Gb/s 的批量加密能力，并支持这 40 条通道与 600G 以太网子系统进行连接。此外，还能提供多达 4 个 HSC 引擎，实现最高 1.6Tb/s 的线路速率加密。

每个 HSC 硬核可同时支持 MACsec 和 IPsec，带宽可划分为 1x400G、2x200G 或 4x100G 通道，每 100G 可提供多达 128 个安全关联 (SA)。通过自适应硬件中的软逻辑，还能实现额外的 SA。参见图 9。



WP519_09_030420


图 9: 集成 400G 高速加密引擎

精选用例

数据中心联网：3.2Tb/s 数据中心互联平台

当今爆发增长的带宽需求最终会对数据中心产生影响，而这些数据中心通常为多种类型的用户和应用提供内容与服务，并处理数据和事务。带宽与服务不仅在出入数据中心的链路上产生大幅增长，而且在跨地域连接分布式数据中心各站址的数据中心互联 (DCI) 链路上同样如此。DCI 设备必须能够兼容服务器侧和传输侧的多种光通信技术与协议，同时还要以安全、低成本的平台适应新兴的以及不断演进发展的标准。

Versal Premium ACAP 实现的 1RU 系统或单卡实现方案能够在 1.6Tb/s 的线路速率加密功能下提供 3.2Tb/s 的容量，支持各类型的标准化与新兴协议以及光通信技术。通过突破性集成连接与加密硬核，单片 Versal Premium ACAP 就能做到这点。桥接主流 100G 光通信技术和新兴 400G 光通信技术的这一实现方案的原理图如下所示。参见图 10。



WP519_10_030520

图 10: 3.2Tb/s 数据中心互联原理图

在本例中，服务器侧采用通过 4x25G NRZ 连接 QSFP28 光模块的 32 通道 100G FlexE。线路侧采用通过 4x112G PAM4 连接未来光通信技术（预计使用 QSFP-DD 或 OSFP 光模块外形构造）的 8 通道 400G 以太网。硬化以太网块用于在服务器侧实现配备 RS-FEC 和多速率 PCS 的 100G FlexE，并在线路侧实现配备 KP4 FEC 的 400GE。1.6Tb/s 的 AES256 线路速率加密在 4x400G HSC 引擎中实现。双核 Arm Cortex®-A72 处理器用于为高效率、随时可编程系统与网络管理提供控制和端口管理功能。这些特性全部实现在 Versal Premium ACAP 的集成硬 IP 块中，既能够提供 ASIC 级的单位功耗性能，又能够最大限度降低提供这些功能所需的功耗与芯片面积。

另一个需要逻辑架构的特性是 FlexE Shim。它能在一个或多个以太网 PHY 上实现接合、通道化和降额运行。例如，Shim 支持单个 2x100GE 接口承载独立的 10GE、25GE 和 50GE 通道。

有线网络：2.4Tb/s 客户端接口卡

对于使用常见的基于数据包客户端接口的传输应用来说，Versal Premium ACAP 可提供一种高效方法，即将各种客户端数据流量与服务桥接并封装到行业标准的 OTN 封装程序中。本例中使用集成的通道化以太网、Interlaken 和 FEC，配合 112G 和 58G PAM4 GTM 收发器与 32.75G GTYP 收发器，可在 Versal Premium ACAP 中实现 2.4Tb/s 容量客户端接口。自适应硬件逻辑架构用于实现 ODUk 映射、分段和再装配 (SAR) 功能以及 ODUk 开销功能。参见图 11。





图 11: 2.4Tb/s 客户端接口卡原理图

借助 Versal Premium ACAP 实现传输客户端卡的优势

客户端卡能够随时适应动态的客户端接口需求。升级光模块并采用相同的硬件平台，就能采用新的客户端侧光通信标准，如借助 112G PAM4 通道实现 800GE 或 400GE。在 Versal Premium ACAP 的专用硬 IP 中实现以太网、FEC 和 Interlaken，既能获得 ASIC 级的功率效率，又能释放逻辑架构资源用于映射、开销、SAR 功能以及差异化功能的实现。

零售分析：适用于视频内容分析的自适应加速器

零售企业正面临着多方面的挑战，包括损失防护 (LP)、低成本的实时库存管理，以及如何通过个性化市场营销实现收入最大化。由数据驱动的视频内容分析系统能够有效地识别 LP 风险，提供自动化、实时、有助于采取措施的库存洞察，并提供可促进销售最大化的客户体验定制能力。Versal Premium ACAP 能够在单个平台上构建视频分析解决方案，用于视频元数据的识别、提取和分类。参见图 12。



WP519_12_030520

图 12：零售视频内容分析加速器

在本用例中，Versal Premium ACAP 的外壳程序和角色功能可以为设计人员集中精力开发针对特定角色的应用和 ML 算法实现方案提供便利，同时还可以利用 ACAP 的现成外壳连接与安全特性。角色会以软件可编程计算内核的形式在 ACAP 的自适应硬件与 DSP 引擎中实现，而这些内核可以随视频分析库提供的功能一起加载。这些库能够加速对象检测、图像分类功能和视频编码/解码/缩放等核心智能零售功能。各类型 CNN 都能在赛灵思的深度学习处理单元 (DPU) 中实现。此外，DPU 也位于 Versal 平台的自适应硬件内，支持 DPU 进行持续优化与更新，以跟上 AI 领域的快速发展。最重要的是，能够在紧邻计算内核的地方提供最大 1Gb 的片上 SRAM，提供高达 123TB/s 的存储器带宽，这对于 CNN、RNN、MLP 等网络的人工智能加速至关重要。此外，ACAP 很容易适应大小为 1 的批次，从而消除了 GPU 架构和基于 GPU 的架构所特有的存储器瓶颈与批次大小吞吐量限制，进而为 Resnet50 实现高达 13,000 幅图像/秒的处理速度。

Versal Premium ACAP 的外壳程序可提供平台连接和加密功能。主机通信是由 PCIe 的集成块提供的，它能够提供 Gen5 速率，并与集成的 DMA 引擎配对。网络连接由以太网子系统处理，可提供高达 5Tb/s 的通道化带宽。HSC 引擎用于保障与 AES-256/128 加密、MACsec 和 IPsec 的安全通信。所有外壳程序与角色功能均可通过可编程 NoC 进行互联。该互联能提供高达 2.2Tb/s 的横截面带宽。

构建在 Versal Premium ACAP 上的视频分析系统是一个稳定的超高性能自适应平台，能够为零售商提供方便采取行动的情报，从而最大限度地减小损失并实现收入最大化。


网络测试：3.2Tb/s 容量 800G L2-L3 网络测试器

云和企业数据中心使用多家厂商提供的服务器、交换机、路由器、应用以及其他设备构建他们的基础设施。为了确保设备可实现互操作并能够正确地对预期的流量进行处理，设备需要在特定的 OSI 层接受测试。通常有两个层次的测试：层 2-3 (L2-L3) 测试面向以太网交换机、桥接和路由器等设备；层 4-7 (L4-L7) 测试面向路由器、视频服务器、媒体网关和防火墙等设备的应用级测试。虽然 Versal Premium ACAP 非常适合于所有层的测试器实现方案，但本文的重点是 800Gb/s L2-L3 测试设备。

L2-L3 测试设备需要高度定制的协议逻辑来实现非标准功能，对给定协议的各项特性开展故障注入（通常称为“阻塞”）和分析。这些测试器受到空间和功耗的约束，因此有必要将 BOM 组件集成到高效率的 IC 中，以支持高度定制的协议逻辑。

Versal Premium ACAP 的自适应硬件非常适用于实现这种高度定制的协议逻辑，因为它是高度可编程的，其逻辑容量足以实现非常大型的协议逻辑块。

图 13 体现是 800G L2-L3 网络测试器的原理图。它最多支持 4 个 800G 通道，可提供 3.2Tb/s 的容量。



WP519_13_030420

图 13：3.2Tb/s 容量 800G L2-L3 网络测试器

在图 13 中，接口 ACAP 用于实现 PCS、MAC 和 FEC 功能。每个接口 ACAP 都能实现一个 800G 流或多个低速流，例如 8x100G 或 2x400G。在后端，分析卸载 ACAP 以线路速率实现下列功能：

- 丢帧 %
- 往返时延
- 数据包抖动
- 间隔时间
- 序列错误
- 时间戳

接口 ACAP 能在中等密度的 Versal Premium 器件上实现，而分析卸载 ACAP 能在最小型的 Versal Premium 器件上实现。这种划分代表典型的测试器架构，而且一些厂商能够选择在一个大型 Versal Premium ACAP 上实现所有功能。

Versal Premium ACAP 用于 L2-L3 网络测试器的优势

集成 112G PAM4 能够消除将前面板接口桥接到测试器内的主流速率和协议的外部变速机制（有时也称作比特复用器），这会推动厂商支持最先进的协议并助其实现最高速率。此外，它还能简化电路板复杂性，减少器件数量并降低 BOM 成本。借助 Versal Premium ACAP 替代变速机制，能够完整观察串行信号眼图的张开和裕度，并面向各类抖动提供分析，而这是基于变速机制的实现方案无法具备的。

Versal Premium ACAP 的集成 KP4 FEC 块可以为 400G+ 协议 FEC 提供支持，因为 FEC 实现在主晶片里，所以用户逻辑以及内置以太网 MAC 和 PCS 块能够通过标准布线资源随时访问。当与芯片组实现方案（MAC/PCS 和 FEC 直接连接到 SerDes）进行比较时，这种架构体现出两大显著优势：首先，定制协议能够直接访问 FEC，无需借助芯片组的连接，因而能够将该连接释放用于高速 SerDes 数据路径；其次，功耗与相关的热耗散分布在整个架构中，能够消除热点，有利于整个器件发挥最佳性能。

内置 DMA 的 PCIe Gen5 集成（硬化）块能够在不影响逻辑资源的情况下实现高功率效率的 PCIe 接口，这样可以最大限度将逻辑架构用于实现定制协议逻辑。

Versal Premium 系列的优势

Versal Premium ACAP 集成能够大幅降低成本、复杂性并加快产品上市进程，帮助客户更有力地突出其独特的核心竞争力。

Versal Premium ACAP 在与 ASIC 类似的联网集成块内整合了多种关键功能，能够释放逻辑资源，用于在自适应硬件中为客户实现关键的差异化、定制加速器以及逻辑。通过为众多应用最大限度减少需在硬件中实现的 IC 数量，这种集成可以显著减小占板面积、减少功耗预算及组件数。


更重要的是，Versal Premium ACAP 是一款预制器件，能够实现高效数据移动（输入/输出/器件上传输）、大量高速通信接口、定制层级和现成的存储器子系统、安全处理、应用处理和实时处理，以及软件控制平台管理。所有这些子系统都能通过可编程 NoC 卸载到硬 IP 上。

Versal Premium ACAP 大规模集成了联网硬 IP，能够大幅简化系统设计，解放架构师与研发团队，使其可以全力开发下一个重大产品，专注于关键算法和协议的设计，而无需将精力分散在基础设施构建上。凭借 Versal Premium ACAP 的一流性能和单位功耗带宽及其大规模数据传输与处理能力，自适应加速器中的用户核心功能就能以最快速度实现商业化。

22 倍等效逻辑容量

相较于赛灵思上一代高端 FPGA，即 16nm Virtex UltraScale+ 器件，Versal Premium 器件中的硬 IP 集成规模实现了 22 倍的计算密度增长。在本例中，我们将 Virtex UltraScale+ FPGA 的等效逻辑资源与 Versal Premium ACAP VP1802 的硬化 IP 硬核进行了比较：要实现 600G 通道化以太网 MAC、100G 多速率以太网 MAC、400G HSC 引擎以及内置 FEC 的 600G Interlaken，在设计中需要使用 22 个 Virtex UltraScale+ FPGA；而 Versal Premium ACAP VP1802 将所有这些功能都实现在硬 IP 中，可以同时提供相当于 Virtex UltraScale+ VU13P 近两倍的逻辑容量，显著降低了功耗水平。参见图 14。

最小型器件内的多 FPGA 功能与集成



注释：等效逻辑密度代表集成以太网、Interlaken 和加密硬核的所有可用配置。

WP519_14_030520

图 14：将 22 个 Virtex UltraScale+ 高端 FPGA 等效逻辑集成到单个 Versal Premium VP1802 ACAP

112G PAM4 收发器使带宽密度翻倍、时延减半

需要 100Gb/s 或更大带宽的核心网、城域网和 DCI 网应用在不断推动前面板机柜空间利用效率的提高。企业、商业和消费者应用需要最大限度降低时延，以提供最佳的用户体验。与 16/14nm 的 58Gb/s PAM4 技术相比，将 112G PAM4 收发器用于核心网、城域网和 DCI 基础设施，能够在传输给定数据载荷时将每端口带宽密度翻倍、时延减半。提高端口密度可通过降低功耗与节省机柜空间降低 OPEX，在保留原有基础设施的同时，在电信与数据中心应用中实现单位体积带宽翻倍。提高带宽能够最大限度降低时延、提高应用响应性，进而提升客户满意度并提供更优质的客户体验。在实现跨地域分布式数据中心互联时，这有助于减轻时延带来的影响。参见图 15。




图 15: 每节点赛灵思 SerDes 总带宽

可扩展性 + 灵活应变能力：面向多元化动态光通信市场提供统一平台

在规划集成光接口的系统和板卡设计时，设计人员往往面临着艰难的权衡取舍：支持最先进的最高带宽和最大密度光通信标准，还是支持各种已投产并得到广泛采用的标准光通信技术。此外，设计人员必须在为多太位容量而设计的系统中适配从 1G 到 10G 的多种访问速率。Versal Premium ACAP 支持系统软件使用统一、一致的用户接口，在相同的硬件/软件可编程平台上，实现从最低速率接口（如 1GE）到最高速率接口（如即将推出的 800GE）的缩放业务。因为 ACAP 硬件/软件平台观感相同，所以研发团队的执行效率会有所提高。Versal Premium ACAP 内在的自适应性有助于将最先进的协议和光通信标准集成到现有基础设施，即使系统在标准最终制定前已完成部署。

DSP 灵活性与性能强化

DSP 相关应用目前极为普遍，从 5G 通信和测试、航空电子到超大规模数据中心 AI 推断，几乎遍及所有细分市场。这些应用有一个共同需求，即底层功能与计算的类型，主要是用于 FFT 和矩阵乘法运算的乘法和累加函数 (MAC)。Versal Premium ACAP 能够以整数、单精度浮点和混合精度浮点等多种不同数据类型为 MAC 提供支持，并且可以动态对精度、准确性和功耗进行调整。Versal Premium ACAP 的 DSP 资源能够实现重新编程，以适应随时间推移或算法实现方案的演进发展而变化的工作负载。

Versal 架构下的 DSP 引擎基于 DSP58 块构建。这种架构源于上一代 DSP48 片，能够针对最常使用的操作（如 INT8、32 位浮点、18 位复数运算等）提供超越 Virtex UltraScale+ FPGA 的优异性能。这些数据类型现在都能够从 Versal 平台的 DSP 引擎中得到本地支持。Versal Premium 器件拥有多达 14,000 个低功耗 DSP 块，是高速度与小尺寸完美结合。DSP 资源能够为数据信号处理外的众多应用强化速度和效率，

例如宽动态总线移位器、存储器地址生成器、宽总线多路复用器以及存储器映射 I/O 寄存器。

为了体现出 DSP 的强化性能，下面是上一代拥有最多 DSP 资源的高端 FPGA——Virtex UltraScale+ VU13P FPGA 与拥有最多 DSP 资源的 Versal Premium ACAP ——VP1802 之间的比较。参见图 16。




图 16: Versal Premium ACAP (VP1802) 与 Virtex UltraScale+ FPGA (VU13P) 的 DSP 性能比较

总结

对于城域网、核心网以及前沿计算加速应用来说，Versal Premium ACAP 突破性地功耗优化的网络 IP 硬核集成到统一平台上，以适应新标准与新算法。Versal Premium ACAP 将超高性能的计算架构与最大容量为 1Gb 的片上 SRAM 相邻布置。SRAM 访问速度高达 123TB/s，足以满足新一代计算应用的需求。集成连接功能可以为城域网与核心网应用提供高达 5Tb/s 的以太网连接，同时也为高数据吞吐量的计算应用提供了最快的数据传输。Versal Premium 平台的自适应硬件提供了超过 700 万个系统逻辑单元，方便用户实现高度差异化的逻辑与最先进的算法。这款异构平台为用户提供了预制连接、处理器、定制存储器层级、安全功能以及可定制计算架构，有助于产品以最快速度投放市场，在最具挑战性的计算应用与联网应用市场占有一席之地。

如需了解有关 Versal 架构通用特性的全面详细介绍，请参阅 [DS950: Versal 架构与产品数据手册: 简介](#)。

修订历史

下表列出了本文档的修订历史。

日期	版本	修订描述
03/10/2020	1.0	赛灵思初始版本。

免责声明

本文向贵司/您所提供的信息（下称“资料”）仅在对赛灵思产品进行选择和使用参考。在适用法律允许的最大范围内：(1) 资料均按“现状”提供，且不保证不存在任何瑕疵，赛灵思在此声明对资料及其状况不作任何保证或担保，无论是明示、暗示还是法定的保证，包括但不限于对适销性、非侵权性或任何特定用途的适用性的保证；且 (2) 赛灵思对任何因资料发生的或与资料有关的（含对资料的使用）任何损失或赔偿（包括任何直接、间接、特殊、附带或连带损失或赔偿，如数据、利润、商誉的损失或任何因第三方行为造成的任何类型的损失或赔偿），均不承担责任，不论该等损失或者赔偿是何种类或性质，也不论是基于合同、侵权、过失或是其他责任认定原理，即便该损失或赔偿可以合理预见或赛灵思事前被告知有发生该损失或赔偿的可能。赛灵思无义务纠正资料中包含的任何错误，也无义务对资料或产品说明书发生的更新进行通知。未经赛灵思公司的事先书面许可，贵司/您不得复制、修改、分发或公开展示本资料。部分产品受赛灵思有限保证条款的约束，请参阅赛灵思销售条款：<http://china.xilinx.com/legal.htm#tos>；IP 核可能受赛灵思向贵司/您签发的许可证中所包含的保证与支持条款的约束。赛灵思产品并非为故障安全保护目的而设计，也不具备此故障安全保护功能，不能用于任何需要专门故障安全保护性能的用途。如果把赛灵思产品应用于此类特殊用途，贵司/您将自行承担风险和责任。请参阅赛灵思销售条款：china.xilinx.com/legal.htm#tos。

关于与汽车相关用途的免责声明

汽车产品（产品部件号中标识为“XA”）不保证用于安全气囊的开发或用于影响车辆控制的应用（“安全应用”），除非在该赛灵思产品中具备故障安全保护或者额外功能，符合 ISO 26262 汽车安全标准（“安全设计”）。为安全起见，客户应在使用或分销任何集成有该产品的系统之前，对这些系统进行全面测试。在没有安全设计的安全应用中使用产品的风险完全由客户承担，仅受有关产品责任的适用法律和法规限制。